内容概述
输入电压或负载电流突变时，电源能否迅速恢复稳压，取决于控制环路、功率级以及测试路径中的寄生参数。输入与负载瞬态测试把宽频激励注入系统，可用于观察输出过冲、欠冲、恢复时间和持续振荡。本文从频域机理出发，说明如何搭建有效的阶跃测试电路，并结合实际波形解释相位裕度对响应的影响。
输入瞬态测试与电源抑制比并非同一指标。PSRR通常描述直流或小信号抑制能力，而输入阶跃包含一系列傅立叶频率分量，会同时激励较宽的频带。负载瞬态采用相同思路，只是扰动从输出端以负载电流阶跃的形式注入；输入瞬态则从电源输入端施加电压阶跃。
阶跃测试揭示的控制环路特性
理想输入或负载阶跃的边沿速度趋于无穷大时，阶跃函数 f(t) 可展开为如下傅立叶级数。实际测试的边沿有限，但只要其频率成分覆盖控制环路带宽，就能反映环路在相关频段内的动态特性。
反馈如何抑制输入与负载扰动
图1给出未闭合反馈时的简化电源模型。控制滤波器增益、输出阻抗以及输入和输出信号共同决定输出变化，其中输入电压与负载电流阶跃分别记为 VIN(s) 和 ILOAD(s)。
图1 未闭环电源的简化控制模型
控制器从输入到输出的小信号滤波增益记为 GVIN(s)。以无反馈的降压转换器为例，其输入至输出滤波增益可写为：
ZOUT(s) 表示功率级输出阻抗；对于降压转换器，其表达式为：
在没有反馈抑制时，输入电压或负载电流的扰动会直接传到输出。例如，降压转换器以 VIN = 12 V 工作，占空比为 50%，输出为 6 V；若输入产生 2 V 阶跃，理想情况下输出将出现 1 V 阶跃。图2在模型中加入反馈，并以不随输入电压和负载电流变化的基准 VREF 作为稳压依据。
图2 带反馈电源的简化控制模型
闭合反馈后，输出可表示为：
反馈使输入电压和负载电流引起的输出扰动缩小 1 + GFB × GC(s) 倍。GFB 为反馈增益，GC(s) 包含功率级滤波器、误差放大器及其他控制环节的增益，两者乘积即环路增益。向反馈路径注入测试信号，可获得环路增益和相位的波特图。分析时应重点关注单位增益交越频率 fC 以及该频率处的相移；相位裕度是该相移与 180° 的差值。相位裕度接近 0° 时，瞬态响应容易恶化。高于单位增益频率后，环路增益小于 1，反馈对输入和负载瞬变的衰减能力显著减弱。
从频域特性推导时域响应
若单位增益频率附近只有一个主导极点，且其他极点与零点距离交越点足够远，环路增益可以近似写成：
图3所示单极点系统的增益以 -20 dB/十倍频程滚降，相位裕度为 90°。
图3 单极点环路增益的波特图
单极点模型说明，频率升高后环路增益下降，因此对阶跃中高频分量的抑制也逐渐减弱。将下列闭环增益系数
与频域阶跃函数 1/s 相乘并作反拉普拉斯变换，可得到时域阶跃响应。负载阶跃 ΔILOAD 作用于该控制环路时，输出呈指数恢复。初始电压跌落满足 ΔV = ILOAD(s) × ZOUT(s)，随后按 VFINAL = ΔV × (1 - e^(-t/τ)) 恢复，其中 τ = 1/(2πfC)。经过一个时间常数，输出恢复初始压降 ΔV 的 63%。
输入电压阶跃造成的输出变化等于输入阶跃 VIN(s) 与滤波增益 GVIN(s) 的乘积。其恢复规律与负载阶跃相同：经过 τ = 1/(2πfC) 后，输出修正初始偏移量的 63%。
90° 相位裕度对应单位增益频率附近由单极点主导的稳定响应。实际系统通常含有多个极点；交越点附近的附加极点会降低相位裕度，并在时域产生过冲。相位裕度继续减小时，振铃加重，接近 0° 时可能出现持续振荡。其原因可从闭环增益看出：相位裕度低于 90° 后，环路增益的实部转为负值；随着负实部增大，闭环传递函数分母在交越频率附近减小，从而放大这些频率成分。
双极点开环模型可以更直观地描述相位裕度降低后的阶跃行为。假设环路直流增益为 60 dB，并考虑交越频率附近两个实极点的作用，开环增益为：
相应的闭环增益为：
单位增益交越点位于 ω1 与 ω2 之间。保持交越频率不变而调整两个极点的位置，即可改变相位裕度。将 1/(1 + GFB × GC(s)) 输入 MATLAB 的 step() 函数，可得到图4所示的多组瞬态响应。
图4 MATLAB step() 计算的不同相位裕度闭环响应
图4表明，相位裕度越小，过冲和振铃越明显；当相位裕度接近 0°，系统进入自激。相位裕度低于 90° 后，响应速度会先加快。该模型在相位裕度约 72° 时得到最快的无过冲恢复。
构建有效阶跃信号的条件
要测得真实的输入或负载阶跃响应，施加的电压或电流变化必须相对于控制环路带宽足够快，才能近似阶跃。PCB走线以及器件的寄生电感、电阻和电容都会限制压摆率，因此测试板布局和元件选择本身就是测量链路的一部分。
所需最小上升时间由环路带宽决定。对于开关频率为 1 MHz 的控制器，环路带宽通常低于 fSW/2，即 500 kHz。为覆盖相关频率，测试阶跃应至少包含至 fSW/2 的有效频率分量。正弦信号 A × sin(ωt) 的最大压摆率为 A × ω，由此可得阶跃的最小上升时间约为 1/(πfSW)。
确定目标上升时间和阶跃幅值后，应估算寄生参数的限制。若要在 200 ns 内建立 10 A 负载阶跃，而负载与输出电容之间存在 100 nH 寄生电感，即使忽略开关延迟，最快上升时间也约为 555 ns。若同样的 10 A 阶跃允许 10 µs 上升时间，电感造成的延迟约占总时间的 5%。
输入阶跃测试电路
图5利用两个低 RDS(ON) 的 N沟道 MOSFET，在两路直流电源之间快速切换。时段 A 中，Q1 将被测电源接到 5 V，Q2 断开 3 V；时段 B 中，Q1 断开，Q2 将输入切换到 3 V。Q2 源极接 3 V、Q1 漏极接 5 V，可避免体二极管意外导通。驱动必须提供足够的 VGS 使两个开关完全导通。对于 5 V 及以下系统，函数发生器或 MOSFET 驱动器通常能够满足要求；例如 MAX4428 可提供最高 18 V 栅极驱动并源出或吸入 1.5 A，其互补输出适合驱动两只 FET 反相工作。
如果 CIN 无需紧贴被测电源输入端，可移除该位置的 CIN，并让图5中的 CBP 兼作输入电容。这样便于增大旁路电容量，为快速输入阶跃提供所需电流。
寄生参数对阶跃质量的影响
寄生电感、电阻和电容共同限制阶跃速度与波形洁净度。图5标出了输入阶跃路径中的主要寄生项。为提供较大的充放电电流，需要同时降低 PCB、MOSFET 和电容的等效串联电阻。大电容与低阻抗路径往往形成欠阻尼网络，可能在两只 MOSFET 的公共节点和被测电源输入端产生 LC 振铃。寄生电感无法完全消除，但应压低到使谐振频率远高于关注带宽，从而减小其对上升与下降时间的影响。
图5 含寄生参数的输入瞬态发生电路
输入旁路网络的设计约束
若 CIN 必须直接连接到被测电源输入端以满足噪声或布局要求，输入阶跃就必须对 CIN 充放电。要在 Δt 内产生 ΔV 的变化，CIN 所需电流为：
此时 CBP 应远大于 CIN，并采用低 RESR 陶瓷电容，使充放电电流造成的 ESR 压降尽可能小。即便使用陶瓷旁路电容，CIN 较大时，LESL 仍可能限制边沿速度。例如 CIN = 100 µF、ΔV = 1 V、Δt = 1 µs 时，所需电流为 100 A；若 CBP 与 CIN 之间有 100 nH 寄生电感，CIN 上升 1 V 约需 2 µs。电感过大还会带来过冲和振铃。并联多个小型陶瓷电容可同时降低总 RESR 和 LESL。旁路电容到 MOSFET 漏极的路径也应尽量短。宽度 2 mm、铜厚 1 oz 的 PCB 走线，其典型寄生电阻和电感约为 25 mΩ/cm 与 4.75 nH/cm，因此应采用短而宽的连接。
开关器件与栅极驱动路径
MOSFET 选型应同时考虑 RDS(ON)、封装尺寸和栅极电容。RDS(ON) 与 PCB 电阻及旁路电容 ESR 一样，会限制流入 CIN 的电流，并影响开关过程中的过冲和振铃。由于 MOSFET 导通电阻是充放电通路的主要阻抗之一，应优先选用低 RDS(ON) 器件，同时关注漏源路径、键合线和引脚形成的等效串联电感。
低 RDS(ON) MOSFET 往往具有较大的 CGS。MAX4428 等驱动器可以驱动数 nF 甚至更高的栅极电容，但驱动器到栅极的走线仍须短而宽，以降低 RG 和 LG，并提供快速充放电所需的峰值电流。MOSFET 应通过低电感、低电阻路径连接旁路电容；若条件允许，也可直接连接被测电源输入，此时旁路电容同时承担输入电容功能。
负载阶跃的实现
输出负载阶跃可用工作在线性电阻区的 N沟道 MOSFET 产生：漏极接电源输出，源极接地，栅源电压决定等效负载电阻和负载电流。电流检测应使用低电感电阻，避免测量回路额外电感拖慢边沿，并抑制 CDS 与寄生电感 LPARA 形成的振铃。检流电阻同时属于负载的一部分。MOSFET 应直接靠近输出电容 COUT；采用小封装或多管并联有助于进一步降低 LPARA。
MOSFET 栅极与脉冲发生器或驱动器之间同样需要短而宽的连接，以压低 RG 和 LG。图6给出了包含这些寄生参数的负载瞬态电路。
图6 含寄生参数的负载瞬态测试电路
MAX1960测试案例
相位裕度对负载响应的影响
图7至图9展示电压模式降压转换器 MAX1960 及其评估板在 0 A 至 10 A 负载阶跃下的响应。通过在 COMP 引脚引入高频极点来降低交越频率以上的增益；极点频率过低会损失相位裕度。图7对应 42 kHz 开环交越频率和 2° 相位裕度，负载阶跃后出现持续振荡。提高极点频率后，相位裕度增加；达到 11° 时已能抑制持续振荡，如图8。相位裕度为 90° 时，输出接近图9所示的单极点指数响应。
图7 交越频率 42 kHz且相位裕度 2° 时的环路响应
图8 相位裕度 11° 时的负载阶跃响应
图9 相位裕度 90° 时的单极点指数响应
负载阶跃由 RDS(ON) = 65 mΩ 的 IRLR024N N沟道 MOSFET 产生。器件直接置于一个输出电容上方，漏极与地之间串接 37.5 mΩ 低电感检测电阻。HP8112 脉冲发生器将栅极电压从 0 V 直接切换到 4 V，在 200 ns 内建立 0 A 至 10 A 阶跃，测试波形几乎没有额外过冲或振铃。
图10 与图9相同电路条件下的输入阶跃响应
图10给出相同电路的输入瞬态结果，输入在 3.3 V 与 5 V 之间切换。两只 RDS(ON) = 9 mΩ 的 IRF3704 N沟道 MOSFET 按图5连接，并放置在 MAX1960 输入端与两只并联的 470 µF Sanyo POSCAP 6TPB470M 电容之间。测得约 400 ns 的上升过程和 250 mV 的响应幅值。