DNT Package 12-Pin WSON With E…

IC REG BUCK FLYBCK ADJ 12WSON

LM5160ADNTR是一款65V输入、2A输出的同步降压DC-DC转换器,采用12引脚WSON封装,支持自适应恒定导通时间控制,具备峰值/谷值电流限制及热关断保护。规格书核对

输入电压范围4.5 ~ 65 V
输出电压2 ~ 60 V
输出电流2 A
开关频率1 MHz

全部替代型号

查看完整报告

技术参数

输入电压范围4.5 ~ 65 V
输出电压2 ~ 60 V
输出电流2 A最大
开关频率1 MHz

规格书核对参数

23 项
参数值和测试条件出处
输入电压范围4.5 V to 65 V
最大负载电流2 A
开关频率Resistor Adjustable up to 1 MHz
封装WSON (12), 4.00 mm × 4.00 mm
工作温度TJ = -40°C to 125°C
输入关断电流Typ 50 μA, Max 90.7 μA (VIN=24 V, VEN/UVLO=0 V)
输入工作电流Typ 2.3 mA, Max 2.84 mA (VIN=24 V, VFB=3 V, non-switching)
偏置稳压器输出电压Min 6.47 V, Typ 7.5 V, Max 8.52 V (VIN=24 V, ICC=20 mA)
高侧MOSFET导通电阻Typ 0.29 Ω (VBST-VSW=7 V, ISW=1 A)
低侧MOSFET导通电阻Typ 0.13 Ω (ISW=1 A)
高侧电流限制阈值Min 2.125 A, Typ 2.5 A, Max 2.875 A
低侧源电流限制Min 1.9 A, Typ 2.5 A, Max 3 A
低侧灌电流限制Max 5.4 A
FB调节电平Min 1.977 V, Typ 2 V, Max 2.017 V (VIN=24 V)
FB输入偏置电流Max 100 nA (VIN=24 V)
结到环境热阻33.4 °C/W
结到壳(底部)热阻1.9 °C/W
结到板热阻11.1 °C/W
VCC欠压阈值Typ 3.98 V, Max 4.1 V (VVCC rising)
自举栅极驱动欠压Typ 2.93 V, Max 3.6 V (VBST-VSW rising)
FPWM输入低电平Max 1 V (VIN=24 V)
FPWM输入高电平Min 3 V (VIN=24 V)
保护功能Peak and valley current limit, Adjustable Input UVLO, VCC and Gate Drive UVLO, Thermal Shutdown
全部参数(21 项)展开收起
电源
Current - Output2A
Voltage - Input (Max)65V
Voltage - Input (Min)4.5V
Voltage - Output (Max)60V
Voltage - Output (Min/Fixed)2V
交流 / 直流特性
Frequency - SwitchingAdj to 1MHz
环境与封装
Mounting TypeSurface Mount
Operating Temperature-40°C~125°C(TJ)
PackageTape & Reel (TR); Cut Tape (CT); Digi-Reel®
Package / Case12-WFDFN Exposed Pad
Supplier Device Package12-WSON (4x4)
其他
Base Product NumberLM5160
FunctionStep-Down
MfrTexas Instruments
Number of Outputs1
Output ConfigurationPositive, Isolation Capable
Output TypeAdjustable
Product StatusActive
Series-
Synchronous RectifierYes
TopologyBuck, Flyback

引脚与封装

DNT Package 12-Pin WSON With E…
DNT Package 12-Pin WSON With E…
封装:WSON (12), 4.00 mm × 4.00 mm
脚位名称功能出处
1AGND,模拟地,内部控制电路的地连接
2PGND,功率地,内部同步整流FET的地连接
3VIN,输入电源连接,工作输入范围4.5 V至65 V
4EN/UVLO,精密使能,欠压锁定(UVLO)比较器的输入引脚
5RON,导通时间编程引脚,通过此引脚与VIN之间的电阻设置开关导通时间
6SS,软启动,连接电容至AGND以控制输出上升时间并限制过冲
7FPWM,强制PWM逻辑输入引脚,接AGND为DCM,接VCC为CCM
8FB,电压调节比较器的反馈输入
9VCC,内部高压启动稳压器旁路电容引脚
10BST,自举电容引脚,连接BST和SW之间的电容以偏置高侧buck FET栅极驱动器
11,12SW,开关节点,高侧buck FET的源极和低侧同步整流FET的漏极连接
EPExposed Pad,裸露焊盘,连接至AGND和PCB地平面以改善功耗散

器件图片

技术资料

规格书核对内容由 AI 从原厂规格书提取,点页码查看原文。