IC SRL CONFIG EEPROM 512K 8-LAP
AT17LV512-10CU — EEPROM конфигурации FPGA на 512 Кбит, питание 3.0–5.5 В, корпус 8CN4 (LAP), промышленный температурный диапазон -40°C…+85°C, соответствует RoHS (без свинца и галогенов).Проверено по даташиту
Все аналоги
Полный отчётТехнические параметры
Параметры, сверенные с даташитом
Пунктов: 22| Параметр | Значение и условия измерения | Источник |
|---|---|---|
| Корпус | 8CN4, 8-lead LAP | |
| Рабочая температура | -40°C to +85°C | |
| Класс | Industrial | |
| RoHS | Compliant (Lead-free/Halogen-free) | |
| Без галогенов | Yes | |
| Объём памяти | 512-Kbit (524,288 x 1-bit) |
Все параметры (12)
| Питание | |
|---|---|
| Voltage - Supply | 3V ~ 3.6V, 4.5V ~ 5.5V |
| Условия эксплуатации и корпус | |
| Memory Size | 512kb |
| Mounting Type | Surface Mount |
| Operating Temperature | -40°C~85°C |
| Package | Tube |
| Package / Case | 8-TDFN |
| Supplier Device Package | 8-LAP (6x6) |
| Другое | |
| Base Product Number | AT17LV512 |
| Mfr | Microchip Technology |
| Product Status | Active |
| Programmable Type | Serial EEPROM |
| Series | - |
Распиновка и корпус
Figure 1-1. Pinouts (1)
| Вывод | Название | Назначение | Источник |
|---|---|---|---|
| 1 | DATA: Трёхсостоянный выход данных для конфигурации. Двухнаправленный вывод с открытым коллектором для программирования. | ||
| 2 | CLK: Вход тактового сигнала. Используется для инкремента внутреннего счётчика адреса и битов при чтении и программировании. | ||
| 3 | RESET/OE: Сброс (активный низкий) / Включение вывода (активный высокий), когда SER_EN высокий. Логическая полярность программируема. | ||
| 4 | CE: Вход выбора чипа (активный низкий). Низкий уровень позволяет CLK инкрементировать счётчик адреса и включать драйвер вывода данных. | ||
| 5 | GND: Земля. Рекомендуется конденсатор развязки 0.2мкФ между VCC и GND. | ||
| 6 | CEO: Выход выбора чипа (активный низкий). Переходит в низкий уровень, когда счётчик адреса достигает максимального значения. Используется для каскадирования. | ||
| 7 | SER_EN: Включение последовательного режима. Должен удерживаться высоким во время загрузки FPGA. Низкий уровень включает режим последовательного программирования по 2 проводам. | ||
| 8 | VCC: Питание. Вывод питания 3.3В (±10%) и 5.0В (±10%). |
Изображения
Документы
Данные, сверенные с даташитом, извлечены AI из документации производителя. Нажмите на номер страницы, чтобы открыть оригинал.